[toc]
给晶圆“做减法”：超高压 SiC IGBT 的一条新制造路径
导语
碳化硅 IGBT 是超高压电力电子的理想器件，但长期受困于一个制造难题：n 沟道 SiC IGBT 需要高质量的 p 型衬底，而这类衬底又贵又难做。剑桥大学、日立能源等机构联合提出了一种新方法——在标准 n⁺ 衬底上先生长完整外延层，再通过背面减薄、化学机械抛光和刻蚀，精确“削”出 p 型集电极。实验制备的 >10 kV 级 SiC IGBT 在室温下电流密度超过 70 A/cm²，阻断电压超过 14 kV，并与 SiC MOSFET 组成混合开关，改善了轻载效率和温度系数。
背景：SiC IGBT 的“衬底困境”
IGBT 相比 MOSFET 的最大优势是双极性电导调制：在高压下，少数载流子注入漂移区，大幅降低导通电阻。硅 IGBT 正是靠这个机制，在 400 V 到 6.5 kV 范围内统治了牵引、工业和电网应用。SiC MOSFET 在中压范围（1.2–3.3 kV）正在逐步取代硅 IGBT，但到了 6.5 kV 以上，单极性器件的导通电阻随电压急剧上升，即使采用超结或串联结构也难以解决。
SiC IGBT 因此成为超高压（>10 kV）应用的有力候选，比如中压直流微电网的双有源桥变换器。但 n 沟道 SiC IGBT 的制造有一个根本困难：它需要 p 型衬底来形成集电极，而高质量、大面积 SiC p 型衬底至今没有商业化。已有的替代方案包括 flip-type 工艺（去掉 n⁺ 衬底，在碳面形成沟道和 p 体区）和 waffle-type 工艺（用硬掩模保留部分衬底），但前者容易在衬底去除时导致晶圆开裂，后者电流能力受限。至今没有商业成熟的 SiC IGBT，核心障碍就是制造成本和良率。
这篇论文要解决的问题很直接：能不能在标准 n⁺ 衬底上制造 n 沟道 SiC IGBT，同时精确控制 p 型集电极的厚度？
作者如何研究：先长全，再“削”薄
关键参数设置
| 参数 | 数值 |
|---|---|
| 衬底 | 350 μm 厚 n⁺ 型 4H-SiC |
| 漂移层 | 140–150 μm，n 型，掺杂 2–4 × 10¹⁴ cm⁻³ |
| 场截止层（FS） | 5 μm，n 型，1 × 10¹⁷ cm⁻³ |
| p 型阳极接触层 | 4 μm，p⁺ 型，1.5 × 10¹⁸ cm⁻³ |
| p⁺⁺ 集电极 | 2 μm，p 型，1.5 × 10¹⁹ cm⁻³ |
| 双极缓冲层 | 2 μm |
| 减薄方式 | 背面研磨 + CMP + 反应离子刻蚀 |
| 背面金属化 | Ti/Ni/Ag，激光退火 |
| 阻断电压测量 | 定制高压曲线追踪仪，FUG 电源（最高 35 kV），Galden LS 230 抑制电晕 |
| 温度范围 | 25–125°C |
工艺流程（对应原文 Fig. 2）：
- 在 n⁺ 衬底上依次外延生长双极缓冲层、p⁺⁺ 集电极、p 型阳极接触层、n 型场截止层和 n 型漂移层；
- 完成正面工艺（p 体区注入、JFET 区、表面钝化、正面金属化）；
- 背面研磨去除大部分衬底，CMP 处理表面，反应离子刻蚀去除最后几微米；
- 背面硅化，激光退火，厚金属沉积。
这种方法的关键优势是：衬底在前端工艺中一直保留，起到机械支撑作用，直到最后才被去除。这避免了早期减薄导致的晶圆开裂，同时通过研磨精度（几微米量级）精确控制剩余 p 型集电极的厚度。
对照组包括：同批制备的 SiC MOSFET、SiC MOS-Schottky 器件，以及 TCAD 仿真。TCAD 中包含了体迁移率、不完全电离和少数载流子寿命模型，SRH 寿命峰值设为 0.5 μs。
核心发现与逐图解读
发现一：外延层堆叠与工艺窗口
图 1（原文 Fig. 1）：
图 1 是外延晶圆减薄前的截面 SEM 图。左图展示完整外延层堆叠：140 μm 漂移层 + 350 μm 衬底。右图放大显示衬底与漂移层之间的各层：n 场截止层、p 型阳极、p⁺⁺ 接触、n 型缓冲层。图中还标出了晶向：**[0001] 偏 4° 向 [11-20]**。
通俗地看：这张图确认了外延层各层的厚度和顺序，是后续减薄工艺的“施工图”。
发现二：减薄成功与开裂对比
图 3（原文 Fig. 3）： 
图 4（原文 Fig. 4）： 
以下依据图注和正文描述。图 3(a) 是成功减薄后的 IGBT 截面 SEM，剩余 p⁺⁺ 集电极厚度约 1.8 μm；图 3(b) 是背面金属化后的堆叠。图 4 是晶圆级电学表征设置：探针台连接 B1505A 功率分析仪，照片显示减薄后晶圆上不同区域的开裂情况——有些区域（A–E）开裂，有些区域（F）完好。完好区域采用了优化的衬底去除工艺。
通俗地看：图 3 和图 4 告诉你，这套工艺不是每片都成功，但优化后的区域可以做出完好的器件，说明工艺窗口存在但需要精细控制。
发现三：阈值电压与温度关系
图 5（原文 Fig. 5）： 
以下依据图注和正文描述。图 5(a) 是阈值电压 Vth 随温度的变化，提取条件为 Ic = 0.025 A。图 5(b) 是 Vth 重复性的 whisker 图，温度从 25°C 到 125°C。结果显示，脉冲测量下 Vth 重复性良好，不同器件之间的离散度在可接受范围内。
通俗地看：图 5 说明，减薄工艺没有引入严重的 Vth 不均，器件一致性可控。
发现四：减薄工艺决定输出特性
图 6（原文 Fig. 6）： 
以下依据图注和正文描述。图 6(a) 和 (b) 是室温输出特性，展示了衬底去除工艺对器件行为的决定性影响。图 6(c) 和 (d) 是对应的减薄条件截面 SEM。关键在于：如果衬底去除不彻底，n 型场截止层残留，会在金属-场截止界面形成肖特基势垒，阻挡电子注入，使器件表现为单极性行为。TCAD 仿真与实验吻合，当金属功函数设为 4.6 eV 时，可以重现这一行为。
通俗地看：图 6 是全文最重要的工艺警示——背面减薄不是“削得越薄越好”，而是必须精确停在 p⁺⁺ 集电极上，否则器件就“废”了。
发现五：阻断电压超过 14 kV
图 7（原文 Fig. 7）： 
图 8（原文 Fig. 8）： 
以下依据图注和正文描述。图 7 对比了 SiC IGBT、SiC MOS-Schottky、SiC MOSFET 及其体二极管在 Vgs = 15 V 下的输出特性随温度变化。SiC IGBT 表现出几乎与温度无关的压降系数，而 MOSFET 和 MOS-Schottky 表现出强正温度系数。
图 8(a) 是阻断电压测量设置，图 8(b) 是实验结果：在 1 × 10⁻¹⁰ A 定义下，部分器件阻断电压超过 14 kV，但也观察到约 7 kV 的过早击穿。作者指出，这与边缘终端设计和工艺均匀性有关。
通俗地看：图 7 和 8 说明，IGBT 在高温下压降更稳定，但阻断电压的良率仍是待解决的问题。
发现六：混合开关改善轻载效率
图 9（原文 Fig. 9）： 
图 10（原文 Fig. 10）： 
以下依据图注和正文描述。图 9 展示了两种混合开关概念：Hybrid A 是 SiC IGBT 并联 SiC MOSFET，Hybrid B 是 SiC IGBT 并联 SiC MOS-Schottky。图 10 是两者的输出特性对比。表格 I 总结了性能：Hybrid A 和 B 都实现了正温度系数和低轻载导通损耗，而纯 SiC IGBT 在轻载下损耗较高（因为 4H-SiC pn 结内建电压约 2.7 V，远高于硅的 0.7 V）。Hybrid B 的额外优势是：可以利用工艺中报废的 IGBT 器件，提高良率。
通俗地看：图 9 和 10 告诉你，IGBT 和 MOSFET 并联后，轻载时 MOSFET 扛电流，重载时 IGBT 接管，整体效率更平滑。
机理、意义与局限
机理层面，核心创新是背面减薄替代 p 型衬底。传统 n 沟道 SiC IGBT 需要 p 型衬底作为集电极，但高质量 p 型 SiC 衬底不存在。作者的方法是：在 n⁺ 衬底上先生长 p⁺⁺ 集电极层，然后用背面研磨 + CMP + RIE 把 n⁺ 衬底全部去掉，剩下的就是 p⁺⁺ 集电极。研磨精度控制在几微米，确保不会削过头。这就像盖房子时先搭脚手架，盖完再拆——脚手架（n⁺ 衬底）提供机械支撑，拆掉后留下的是功能层（p⁺⁺ 集电极）。
意义层面，这项工作首次在标准 n⁺ 衬底上实验演示了 >10 kV 级 n 沟道 SiC IGBT，电流密度超过 70 A/cm²，阻断电压超过 14 kV。更重要的是，它提供了一条与现有 SiC 晶圆供应链兼容的制造路径——不需要特殊的 p 型衬底，也不需要 flip-type 或 waffle-type 的复杂工艺。混合开关方案进一步改善了轻载效率和温度系数。
解决的问题与价值：该成果攻克了 n 沟道 SiC IGBT 的衬底依赖难题，为超高压 SiC 双极器件提供了一条可规模化的制造路径。
局限与待验证的问题：第一，晶圆开裂仍是良率杀手，图 4 显示不同区域成败不一，工艺窗口需要进一步收窄。第二，阻断电压的离散性较大（7 kV 到 >14 kV），边缘终端设计需要优化。第三，少数载流子寿命峰值仅 0.5 μs，电导调制效果有限，正向压降仍然偏高。第四，混合开关的开关性能尚未报道，作者在结论中明确说“开关性能结果将在未来工作中报告”。第五，所有测量在晶圆级完成，封装后的可靠性、热循环寿命等尚未验证。
写在后面
这项工作的最大亮点，是用“先长全、再削薄”的思路绕开了 SiC IGBT 的 p 型衬底困境，在标准 n⁺ 衬底上做出了阻断电压超过 14 kV 的 n 沟道 SiC IGBT，并提出了与 MOSFET 并联的混合开关方案来弥补 IGBT 轻载效率的短板。
最值得保持谨慎的地方是：晶圆开裂和阻断电压离散性说明工艺良率仍是瓶颈；少数载流子寿命只有 0.5 μs，电导调制的优势还没有完全释放。下一步最值得验证的，是这套工艺能否在更大面积晶圆上稳定重复，以及混合开关在实际变换器中的开关损耗表现。
论文信息
- 标题：Ultra-High-Voltage 4H-SiC IGBTs Enabled by Wafer Back-Grinding: A Manufacturing Pathway for SiC Bipolar Devices
- 平台：预印本
- 年份：2026
- DOI：未在提供内容中给出
版权说明
本文基于学术论文 Ultra-High-Voltage 4H-SiC IGBTs Enabled by Wafer Back-Grinding（Donato et al., 2026）进行科学解读与转述。论文原文、图表及补充材料的版权归原作者及相应出版机构所有。本文为学术传播与知识分享目的撰写，不用于商业用途。如本文任何内容（包括文字、图片位置标注或转述）无意中侵犯了您的版权，请联系我们将及时核实并删除相关内容。